德國FESTO緩沖器，費斯托產品簡介

緩沖寄存器又稱緩沖器，它分輸入緩沖器和輸出緩沖器兩種。前者的作用是將外設送來的數據暫時存放，以便處理器將它取走；后者的作用是用來暫時存放處理器送往外設的數據。有了數控緩沖器，就可以使高速工作的CPU與慢速工作的外設起協調和緩沖作用，實現數據傳送的同步。由于緩沖器接在數據總線上，故必須具有三態輸出功能。 另有電梯緩沖器，汽車彈簧緩沖器
帶緩沖輸出的門電路輸出端都是1個反相器，輸出驅動能力僅由該輸出的管子特性決定，與各輸入端所處邏輯狀態無關。而不帶緩沖器的門電路其輸出驅動能力與輸入狀態有關。另方面。帶緩沖器的門電路的轉移特性少是由3轉移特性相乘的結果，因此轉換區域窄，形狀接近理想矩形，并且不隨輸入使用端數的情況而變化、加緩沖器的門電路，抗干擾提高10％電源電壓。此外，帶緩沖器的門電路還有輸出波形對稱、交流電壓增益大、帶寬窄、輸入電容比較小等優點。不過，由于附加了緩沖，也帶來了些缺點。例如傳輸延遲時間加大，因此，帶緩沖器的門電路適宜用在高速電路系統中。
基本原理

德國FESTO緩沖器，費斯托產品簡介
　　在CPU的設計中，般輸出線的直流負載能力可以驅動個TTL負載，而在連接中，CPU的根地址線或數據線，可能連接多個存儲器芯片，但現在的存儲器芯片都為MOS電路，主要是電容負載，直流負載遠小于TTL負載。故小型系統中，CPU可與存儲器直接相連，在大型系統中就需要加緩沖器。 　　任何程序或數據要為CPU所使用，必須放到主存儲器（內存）中，即CPU只與主存交換數據，所以主存的速度在很大程度上決定了系統的運行速度。程序在運行期間，在個較短的時間間隔內，由程序產生的地址往往集中在存儲器的個很小范圍的地址空間內。指令地址本來就是連續分布的，再加上循環程序段和子程序段要多次重復執行，因此對這些地址中的內容的訪問就自然的具有時間集中分布的傾向。數據分  基本原理
布的集中傾向不如程序這么明顯，但對數組的存儲和訪問以及工作單元的選擇可以使存儲器地址相對地集中。這種對局部范圍的存儲器地址頻繁訪問，而對此范圍外的地址訪問甚少的現象被稱為程序訪問的局部化（Locality of Reference）性質。由此性質可知，在這個局部范圍內被訪問的信息集合隨時間的變化是很緩慢的，如果把在段時間內定地址范圍被頻繁訪問的信息集合成批地從主存中讀到個能高速存取的小容量存儲器中存放起來，供程序在這段時間內隨時采用而減少或不再去訪問速度較慢的主存，就可以加快程序的運行速度。這個介于CPU和主存之間的高速小容量存儲器就稱之為高速緩沖存儲器，簡稱Cache。不難看出，程序訪問的局部化性質是Cache得以實現的原理基礎。同理，構造磁盤高速緩沖存儲器（簡稱磁盤Cache），也將提高系統的整體運行速度。目前CPU般設有緩存（L1 Cache）和二緩存（L2 Cache）。緩存是由CPU制造商直接做在CPU內部的，其速度極快，但容量較小，般只有十幾K。PⅡ以前的PC般都是將二緩存做在主板上，并且可以人為升，其容量從256KB到1MB不等，而PⅡ CPU則采用了全新的封裝方式，把CPU內核與二緩存起封裝在只金屬盒內，并且不可以升。二緩存般比緩存大個數量以上，另外，在目前的CPU中，已經出現了帶有三緩存的情況。